# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-54022

(P2001-54022A) (43)公開日 平成13年2月23日(2001.2.23)

(51) Int.Cl.7		識別記号	FI			ラーマコード(参考)
H 0 4 N	5/335		H04N	5/335	P	4M118
H01L	27/146		H01L	27/14	A	5 C 0 2 4

### 審査請求 未請求 請求項の数6 OL (全 12 頁)

(21)出願番号	特顯平11-229272	(71)出題人	000004352
			日本放送協会
(22)出願日	平成11年8月13日(1999.8.13)		東京都渋谷区神南2丁目2番1号
		(72)発明者	山野 浩司
			東京都世田谷区砧1丁目10番11号 日本放
			送技術研究所内
		(72)発明者	波辺 敏英
			東京都世田谷区砧1丁目10番11号 日本放
			送技術研究所内
		(74)代理人	
		( 4 ( 6 ( 6 )	弁理士 杉村 暁秀 (外2名)
			01= 1/

最終頁に続く


# (54) [発明の名称] 固体機像装置

(57)【要約】

(修正有)

【課題】 広いダイナミックレンジで撮像可能な固体撮 像装置を提供する。

【解決手段】 多数の画素 10はそれぞれ:光を電気信 号に変換する光電変換素子11と;該光電変換素子から の出力電圧としきい値18とを比較し、出力電圧がしき い値を横切ったときに判定信号を出力する比較判定回路 13と;前記判定信号と予め定められた一定周期のパル ス信号であるリセット信号20との両者が入力されてい るとき、制御信号19を出力する制御信号生成回路14 と;前記制御信号19が入力されたときに前記光電変換 素子11を動作の初期状態にリセットするリセット回路 15と;前記制御信号が出力された回数を計数し計数結 果を出力する計数回路とを具えて、光電変換素子の出力 電圧がしきい値を超えた回数と、光電変換素子の出力電 圧値とから画素値を構成することにより、ダイナミック レンジを拡大できるよう構成する。



#### 【特許請求の範囲】

【請求項1】 多数の画素を2次元アレイ状に配列した 固体撮像素子と、多数の前記画素がそれぞれ有する光電 変換手段の出力電圧および制御信号生成手段により出力 された制御信号の回数の計数結果に基づいて画像信号を 構成する画素信号構成手段とを少なくとも具備し、

多数の前記画素はそれぞれ:光を電気信号に変換する光 電変換手段と;該光電変換手段からの出力電圧と予め定 められた値を有するしきい値とを比較し、出力電圧がそ のしきい値を横切ったときに判定信号を出力する比較判 定手段と;前記判定信号と予め定められた周期のパルス 信号であるリセット信号との両者が入力されていると き、制御信号を出力する制御信号生成手段と;前記制御 信号が入力されたときに前記光電変換手段を動作の初期 状態にリセットするリセット手段と; 前記制御信号が出 力された回数を計数し計数結果を出力する計数手段とを 具備することを特徴とする固体撮像装置。

【請求項2】 請求項1記載の装置において、前記装置 はさらに前記計数結果から重み係数を計算する係数計算 手段と、前記重み係数と光電変換手段の出力電圧を乗算 する乗算手段とを具備することを特徴とする固体撮像装 置。

【籍求項3】 前紀光雷変換手段、前記比較判定手段、 前記制御信号生成手段および前記リセット手段はそれぞ れ光電変換素子、比較判定回路、制御信号生成回路およ びリセット回路である請求項1または2記載の装置にお いて、前記計数手段は単位時間内に各前記画素が制御信 号を出力する回数を計数するカウンタ回路であって、そ のカウンタ回路が前記2次元画素アレイと同じ列数で同 じ行数の2次元アレイに構成されたカウンタ回路アレイ を有し、前記画素信号構成手段は各画素の前記光電変換 素子からの出力と前記カウンタ回路アレイからの出力よ り画素値を構成する画素信号構成回路を有することを特 徴とする固体撮像装置。

【請求項4】 前記光電変換手段、前記比較判定手段、 前記制御信号生成手段および前記リセット手段はそれぞ れ光電変換素子、比較判定回路、制御信号生成回路およ びリセット回路である請求項1または2記載の装置にお いて、多数の前記画素はそれぞれさらに当該画素の制御 信号出力電圧を電流に変換する電圧・電流変換回路を具 備するとともに、前記装置はさらに:前記電圧・電流変 換回路出力の行方向および列方向の総和をそれぞれ読み 出す行方向総和読み出し回路および列方向総和読み出し 回路と;2つの総和読み出し回路の出力より制御信号を 出力した画素を推定する総和解析回路と、総和解析回路 の出力から各画素ごとに制御信号が出力された回数を計 数するカウンタ回路であって、そのカウンタ回路が前記 2次元画素アレイと同じ列数で同じ行数の2次元アレイ に構成されたカウンタ回路アレイと;各画素の前記光電 変換素子からの出力と前記カウンタ回路アレイからの出 力より画素値を構成する画素信号構成回路とを具備する ことを特徴とする固体撮像装置。

【請求項5】 前記光電変換手段、前記比較判定手段、 前記制御信号生成手段および前記リセット手段はそれぞ れ光電変換素子、比較判定回路、制御信号生成回路およ びリセット回路である請求項1または2記載の装置にお いて、多数の前記画素はそれぞれさらに当該画素の制御 信号出力電圧を電流に変換する電圧・電流変換同路を具 備するとともに、前記装置はさらに:前記電圧・電流変 換回路出力の行方向および列方向の総和をそれぞれ読み 出す行方向総和読み出し回路および列方向総和読み出し 回路と;前記行方向総和読み出し回路および前記列方向 総和読み出し回路それぞれの出力を予め定められた期間 加算し記憶する列方向加算回路および行方向加算回路 と;2つの方向加算回路の出力からそれぞれの画素が前 記予め定められた期間内に何回制御信号を出力したかを 推定し出力する総和出力回路と;各画素の前記光電変換 素子からの出力と前記総和出力回路からの出力より画素 値を構成する画素信号構成回路とを具備することを特徴 とする固体掃像装置。

【請求項6】 多数の画素を2次元アレイ状に配列した 固体撮像素子と、多数の前記画素がそれぞれ有する光電 変換手段の出力電圧および制御信号生成手段により出力 された制御信号のステップ数の計数結果に基づいて画像 信号を構成する画素信号構成手段とを少なくとも具備

多数の前記画素はそれぞれ:光を電気信号に変換する光 電変換手段と;該光電変換手段からの出力電圧と予め定 められた周期のパルス信号であるリセット信号に同期し て1ステップずっ上昇するしきい値とを比較し、前記出 力電圧がしきい値を横切ったときに判定信号を出力する 比較判定手段と、前記判定信号と前記リセット信号との 両者が入力されているとき、制御信号を出力する制御信 号生成手段と;前記制御信号が入力されたときに前記光 電変換手段を動作の初期状態にリセットするリセット手 段と;前記制御信号が出力されたしきい値のステップ数 を計数し計数結果を出力する計数手段とを具備すること を特徴とする固体撮像装置。

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、固体撮像装置に 係り、特に光電変換部の出力電圧がある期間内にしきい 値を超えた回数と、入射光量によって蓄積時間を変化さ せて読み出した光電変換部の出力電圧とから、画素信号 を構成することにより広いダイナミックレンジでの撮像 を可能とした固体操像装置に関するものである。

# [0002] 【従来の技術】従来の技術として、2つの手法について

述べる。1つは光電変換部の出力電圧がしきい値を構切 った回数を計数し、この計数された回数から画素値を構 成する手法である。例えば、 "A Wide Dyna mic - Range, Low - Power Photo sensor Array", IEEE Interna tional Solid - State Circuits Conference, TP13, 7, 1994 がある。図7はこの手法を実現するための画素の基本的な構成の例表示す。

10 0 0 3 J フォトダイオード7 1 の出力電圧がしきい 電電圧 7 2 を横切ったときに比較回路 7 3 はパルスを1 つ出力 7 4 する。このパルスによってリセットトランジ スタ 7 5 がオンになりフォトダイオードがリセットさん。 1 フィールド期間に何度も反復されることになる。画素 の出力は 1 フィールド期間内のパルスの数またはパルス の周波数として得られる。入射光量が大きければフォト ダイオードの出力電圧はすぐにしきい極に遠し、このた め1 フィールド期間のパルスの数は多くなる。 逆に入射 豊が小さければパルスの数は多くなる。 逆に入射 豊が小さければパルスの数は少なくなる。 ごの手法に おいて、例えばしきい値をフォトダイオードが飽和した たきの出力電圧値に近い値に設定すれば、道常、リセット時の出力電圧を飽和時の出力電圧の比で決まるダイナ ト時の出力電圧を約1時の出力電圧の起て決まされ

[0004]次に、露光時間を入射光量によって変化させて映像間号を広ダイナミックレンジ化する手法かあ。これは例えば、マルト書帳時間受光素子、映像情報メディア学会誌 Vol.51,No.2,pp.256-262(1997)である。図りはフォトダイオードにおける番禺時間と光電停出力の関係を模式的に表している。この図を用いて第2の手法の基本概念を説明する。

【0005】蓄積時間は1、1/2、1/4、1/8、1/8、1、1、1、1と8ととぜらだい変化させている、図の中の一点はある蓄積時間における光電荷出力であり、その点と販点を核え傾きが入射光速度に対応する。真っ暗のきはAVTある。光を強くするとAI方に達む。AIに達するとフォトダイオードは飽和するが、B0の位置に移動して飽和するととなく、素積時間が1/2とり出力が半りたなる。さらに経動して養積時間が1/2とほどなる。と下の様に光速度が大きくなると番目に進み、BIに達するとCOに移動して養積時間は1/1/28まで変化する。これによってダイナミックレンジは蓄積時間を1に固定する場合の128倍に広げることができる。

[0006] 図10にこの素子の回路構成を示す。回路 は、蓄積時間を制御するために飽和検出に用いられるフ オトダイオードもと、信号電荷として光電荷を検討する ために用いられるフォトダイオードもの2つのフォトダ イオードを持つ。フォトダイオードaの出力はインバー タにつながり、インバータの出力はラツチされる。ラツ チ出力は蓄積時間制御パルスがハイレベルのときのみ変 化する。蓄積時間制御パルスはそのフレームの開始か ら、1フレーム期間の2n-8 倍の時間がそれぞれ経過し た時刻に約1 u s の間ハイレベルにする。このとき n は 1から8である。ランプ波形は各蓄積時間制御パルスが ハイレベルになる時刻でそれぞれ異なった値をとるもの とする。フォトダイオードの出力電圧がインバータのし きい値を越えたときインバータ出力はハイレベルにな る。この直後の蓄積時間制御パルスによってインバータ 出力はラッチされ、ラツチ出力はゲートaおよびゲート bをオフにする。これによって容量aには、インバータ 出力がハイレベルになった直後の蓄積時間制御パルスの 入力された時刻におけるフォトダイオードbの蓄積電荷 が、容量りにはランプ波形の電圧によって蓄積した電荷 がそれぞれ保存される。これらをセル選択トランジスタ を介して読み出すことによって、光電荷出力とその蓄積 時間出力を得る。

[0007] 【発明が解決しようとする課題】しかしながら、前記光 電変換部の出力電圧がしきい値を横切った回数を計数 し、この計数された回数から画素値を構成する手法にお いては、パルスの数を計数する場合、映像信号で表現し うる明るさの階調数を多くするためには、階調数に応じ た規模のカウンタが必要となる。例えば、撮像装置が出 力する映像信号において、その明るさが256階調で表 現されているとする。このとき、上記映像信号の100 倍のダイナミックレンジを持ち、かつ100倍の階級数 すなわち25600階調を持つ映像信号を得るために は、少なくとも15ビットのカウンタが必要となる。こ のような大規模なカウンタは、センサアレイと同一シリ コンチップ上に集積する場合、センサチップのチップ面 積を増大させる原因となり、特に各画素内にそれぞれ力 ウンタを持つ構成とする場合には開口率を大きくできな い原因ともなる。また、この種の手法ではコンパレータ の持つオフセット電圧のために、入射光量の最低検出レ ベルが大きくなり、感度が低くなるという欠点がある。 【0008】また、前記露光時間を入射光量によって変 化させて映像信号を広ダイナミックレンジ化する手法に おいては、画素内に2つのフォトダイオードが必要なの で、信号電荷として光電荷を蓄積するフォトダイオード の面積の画素面積に対する開口率を大きくすることが困 難になる。

[0009] 本発明の目的は上紀の問題点に鑑みてなされたもので、光電変換部の出力電圧がしきい値を超えた 回数と、入射光量によって重純時間を変化させて読み出された出力電圧とから、画素信号を構成することによって、カウンタのピット数をかざくしなが5月3分である。 数を多くし、また、入射光量の最低検出レベルを小さくし、さらに、1 画素内の光電変換部を 1つにすることに、よって関ロ軍を精性にすることとなく、広がダイナミック レンジでの撮像を可能とする固体撮像装置を提供せんと するものである。

#### [0010]

【課題を解決するための手段】この日的を達成するた め、請求項1に記載された第1の発明による固体撮像装 置は、多数の画素を2次元アレイ状に配列した固体撮像 素子と、多数の前記画素がそれぞれ有する光電変換手段 の出力電圧および制御信号生成手段により出力された制 御信号の回数の計数結果に基づいて画像信号を構成する 画素信号構成手段とを少なくとも具備し、多数の前記画 素はそれぞれ、光を電気信号に変換する光電変換手段 と;該光電変換手段からの出力電圧と予め定められた値 を有するしきい値とを比較し、出力電圧がそのしきい値 を横切ったときに判定信号を出力する比較判定手段と; 前記判定信号と予め定められた周期のパルス信号である リセット信号との両者が入力されているとき、制御信号 を出力する制御信号生成手段と;前記制御信号が入力さ れたときに前記光電変換手段を動作の初期状態にリセッ トするリセット手段と:前記制御信号が出力された回数 を計数し計数結果を出力する計数手段とを具備すること を特徴とする。

[0011] 請求項2に記載された第2の発明による固 体堪像接踵は、前記第1の発明において、前記装置はさ らに前記計数結果から重か係数2を計算する係数計算手 段と、前記置み係数2と光弦変換手段の出力配圧を乗算 する乗算手段とを具備することを特徴とする。

[0012] 請求項3に配載された第3の発明による固体保護機能は、前記光電変換手段、前記制物に当生処字を決する。前記制度はそれが第20条、制御信号生成回路および14セトロライスを表しませ、一般では、15世界である。前記第一段特別をは一般である。 前記第一段特別をは一般である。 前記第一段時間大は前記第二条が影响信号を出力する回路を計数するカウンタ回路があって、そのカンタ回路が高速で表が表しませ、一般で表しませ、15世界である。 15世界である。 1

[0013] 請求項4に記載された第4の発明による固体性機能議論は、前記光電変換手段、前記比較判定手段、前記能削階号生無手段および前記りセット手限はそれて出来電換素子、比較判定回路、制御信号生成回路およびリセット回路である。前に第1の発明または前記第2の発明において、多数の前記画業はそれぞれさらに当該画素の制御信号出力電圧を電流に変換する電圧・電流変換回路出情が変とともに、前記電圧・電流変換回路出力の行方向および列方向の総和をそれぞれ該か出ず方方向総定限か出し回路の出力より列方向の出力より利用読み出し回路の出力。

制御信号を出力した画素を推定する総和解析回路と:総 和解析回路のわから各画系ったに制御信号が出力され た回数を計数するカウンタ回路であって、そのカウンタ 回路が前記2次元画素アレイと同じ列数で同じ行数の2 次元アレイに構成されたカウンタ回路アレイと 各画素 の前記光電変換素子からの出力と前記カウンタ回路アレ イからの出力より画素値を構成する画素信号構成回路と を異備することを特徴とする。

【0014】請求項5に記載された第5の発明による固 体撮像装置は、前記光電変換手段、前記比較判定手段、 前記制御信号生成手段および前記リセット手段はそれぞ れ光電変換素子、比較判定回路、制御信号生成回路およ びリセット回路である、前記第1の発明または前記第2 の発明において、多数の前記画素はそれぞれさらに当該 画素の制御信号出力電圧を電流に変換する電圧・電流変 換回路を具備するとともに、前記装置はさらに:前記電 圧・電流変換回路出力の行方向および列方向の総和をそ れぞれ読み出す行方向総和読み出し回路および列方向総 和読み出し回路と;前記行方向総和読み出し回路および 前記列方向総和読み出し回路それぞれの出力を予め定め られた期間加算し記憶する列方向加算回路および行方向 加算回路と;2つの方向加算回路の出力からそれぞれの 画素が前記予め定められた期間内に何回制御信号を出力 したかを推定し出力する総和出力回路と;各画素の前記 光電変換素子からの出力と前記総和出力回路からの出力 より画素値を構成する画素信号構成回路とを具備するこ とを特徴とする。

【0015】請求項6に記載された第6の発明による固 体撮像装置は、多数の画素を 2 次元アレイ状に配列した 固体撮像素子と、多数の前記画素がそれぞれ有する光電 変換手段の出力電圧および制御信号生成手段により出力 された制御信号のステップ数の計数結果に基づいて画像 信号を構成する画素信号構成手段とを少なくとも具備 し、多数の前記画素はそれぞれ:光を電気信号に変換す る光電変換手段と;該光電変換手段からの出力電圧と予 め定められた周期のバルス信号であるリセット信号に同 期して1ステップずつ上昇するしきい値とを比較し、前 記出力電圧がしきい値を横切ったときに判定信号を出力 する比較判定手段と; 前記判定信号と前記リセット信号 との両者が入力されているとき、制御信号を出力する制 御信号生成手段と;前記制御信号が入力されたときに前 記光電変換手段を動作の初期状態にリセットするリセッ ト手段と;前記制御信号が出力されたしきい値のステッ プ数を計数し計数結果を出力する計数手段とを具備する ことを特徴とする。

### [0016]

【発明の実施の形態】図1は、本発明による一画素の一 構成例を示す。この画素10は2次元アレイ構造にする ものであり、図はその1画素分を示す。画素はフォトダ イオード11、読み出しトランジスタ12、比較回路1 3、AND回路14、リセットトランジスタ15からな る。制御信号のバルスを計数するカウンタ回路と画業構 成回路は画業の開口率を大きくする目的で画業アレイの 外に構成する。 【0017】図1において、フォトダイオード11の出

力電圧は、読み出しトランジスタ12に垂直走査信号1 6が入力されたときに画素の外に出力17される。比較 回路13はフォトダイオード11の出力電圧としきい値 18を常時比較!... 出力電庁がしきい値を越えたときに ハイレベルの信号を出力する。 AND回路 1 4 では比較 回路の出力とリセット信号20が両方ともハイレベルで ある場合にハイレベルの制御信号を出力する。制御信号 がハイレベルのときリセットトランジスタ15がオンに なる。リャットトランジスタがオンになった場合にはフ ォトダイオード11はリセットされ、光電変換動作の初 期状態の出力電圧に設定される。制御信号19は制御信 号出力として画素の外に出力される。しきい値18は画 素内で与えるが、画素外から設定することもできる。 【0018】図2に本発明による画素の動作波形の一例 を示す。リセット信号20は一定周期のパルス信号であ る。制御信号は、フォトダイオードの出力電庄がしきい 値を越えた時刻の直後のリセットパルスと同じタイミン グで出力される。垂直走査信号は、例えば1フレーム期 間の終わりに1度だけ入力される。これによって出力さ れる電圧は、1フレーム期間の最後の制御信号によって フォトダイオードがリセットされた時刻から、1フレー ム期間の終わりの出力電圧読みだし時刻までに蓄積され た光信号電荷によるものか、または制御信号が発生しな い場合には1フレーム期間に蓄積された光信号電荷によ

[0019] 図3に本発明振像装置30の全体構成例を示す。本構成において、國家アレイは前記回業10を2次元アレイ状に構成したものである。第1垂直主差回路31、第1スイッチ回路3とおよび第1水平主差回路31は、ラスタスキャンによって画素アレイ中の画素からフォトダイオード11の出力電圧を1フレームの終わりに1回読み出掛すためのものである。第1リセット信号走 書回路34は囲素に対して行ごとに1行目から最終行に向けて順次リセット信号が任めないない。

るものである。この出力電圧の露光時間はリセット信号

のパルスの周期と、制御信号パルスの発生の回数すなわ

ち入射光量によって変化する。このような動作により、

例えば被写体が明るい場合21には多くの制御信号パル

スが出力され、また出力電圧が出力される。 暗い場合 2

2には制御信号パルスが無いか少なく、また出力電圧が

出力される。

レベルのときに職業アレイの制物信号のバルス数を計数する。カウンタ回路アレイはこのカウンタ回路35を調業アレイと同じ行数かつ同じ列数の2次元アレイ状に構成したものである。同一列にある画業の削齢信号出力とカウタ回路の制御信号入力はすべて接続されている。ま2重直走在四路36、第2スインチ回路31歳に近く、カウンタ回路アレイ中のカウンタ回路38から制御信号がした「日原か出すらのの計数結果を「フレームの株分しに「回版か出すらのである。第2リセット信号走査回路39はカウンタ回路に対して行さとに、1行目から最終行に向けて原次リセット信号を供給するためのものである。

【0021】第1リセット信号走査回路34は第2リセット信号走査回路39は同じ時別に、それぞれ画案アレイとカウンタ回路アレイの同じ行に対してリセットバルスを出力する。この動作によって制御信号の計数は列並列処理で実行される。すなわち、画業アレイ中の同じ行にある複数の画素の制御信号は、カウンタ回路アレイ中の画素アレイ中の巨大の行と同じ行の複数のカウンタ回路ではよって同時に計数される。複数の画素の制御信号を並列に計数するので、制御信号の高速な読み出しが可能となる利点がある。

【0022】 画素信号構成回路 40は、読み出し時刻に おけるフォトダイオードの出力原理と1フレール期間の 制御信号のパルス数とから画素信号を構成し出力するも のである。その構成例を図 4に示す、保数計算回路 41 はフォトダイナドの出力電圧 v 42と制御信号のパル ス数 n 43から重み係数 a を計算する。乗算回路 44は この置か帳数 a と出力運圧・をかけ算して、画素信号 P (= a \* v) 45を出力する。

【0023】係数計算回路における係数 αの計算方法の例を以下に示す。1フレー 期間内のリセットバルスのパルス数をル、しきい値を05する。こでは1フレー 期間内の入射光量は変化しないと仮定する。重み係数 αは、n=0のとき α=1とする。また、n>0のとき、αは表1から求める。表1において、k=0,1,2,...,N-1であり、aはNをN-kで割ったあまりでありュ=N%(N-k)と表記する。このとき制態を得るパルス数 nはNをN-kで割った商と考えることができるので n=N/(N-k)である。また、a=0のとき、vの読み出し時刻にくがリセットされないと仮定する。まか、得られたnとvをともに満足する k で求め a を決定する。

[0024]

【表1】

n	v	α
N/ (N-k)	$a = 0 \text{ obs}$ $Q \le v < \frac{(N-k) \cdot Q}{N-(k+1)}$	n
Ny (N-k)	$\frac{a \cdot Q}{N-k} \le v < \frac{a \cdot Q}{N-(k+1)}$	N a

ただし a=N% (N-k)

[0025] 本界明による原体場像装置第2の構成例を 図5に示す。図5において、画素は図1に示す画案であって、その構成および動作は前記実施例と同様である。また、水平走査回路53、垂直走査回路51およびスイッチ回路52の動作も前述の実施例と同様である。各画の脚個6号が1042度上で、電子を表し回54に接続している。画素アレイは、画素10と電圧・電流変換回路54の構成単位を2次元アレイ状に配置したものである。

【0026】画素アレイにおいて、全ての画素のリセッ ト信号入力20には同一のタイミングでリセット信号が 入力されるようにする。それには例えば画素アレイは1 つのリセット信号入力を持ち、この入力からの配線は画 素アレイ内の全ての画素のリセット信号入力に接続す る。このようなリセット信号のタイミングにすると制御 信号19の出力を許されるタイミングも全ての画素で同 一となる。画素から制御信号が出力されたとき、各電圧 ・電流変換回路54は列方向総和読み出し回路55と行 方向総和読み出し回路56に対してそれぞれ一定の大き さの電流を出力する。制御信号19の出力を許されるタ イミングが同一なので、複数の電圧・電流変換回路から は同一のタイミングで電流が出力され、それらの電流は 加算されることになる。結局、リセット信号が入力され るたびに、列方向総和読み出し回路55では同一列に並 ぶ画素のうち制御信号を出力した画素の総和に相当する 電流値を各列についてそれぞれ得ることになり、行方向 総和読み出し回路56では同一行に並ぶ画素のうち制御 信号を出力した画素の総和に相当する電流値を各行につ いてそれぞれ得ることになる。

[0027] 列庁向総和協み出し回路55 および行方向 総和請み出し回路56では電流の大きさを電圧の大きさ に変験した後に出力する。総和解析回路57では列方向 総和請み出し回路55 および行方向総和請み出し回路5 6からの出力により、劉姆福号を出力した画素の職業ア レイ王でのメアドレスを推定し出力する。カウンタ回 路アレイ58では総和解析回路57からの出力より各画 素が1フレーム開間内に削御信号を出力した回数を計数 し出力する。画案信号構成回路59については前述の画 素信号構成回路40に同様である。

【0028】本発明による固体撮像装置第3の構成例を

図11に示す。図11において、画素10、電圧・電流 変換回路54、水平走査回路53、スイッチ回路52、 垂直走査回路51、列方向総和読み出し回路55、行方 向総和読み出し回路56、画案信号構成回路59は図5 図示第2の構成例と同様である。列方向加算回路111 および行方向加算回路112は、それぞれ列方向総和読 み出し回路55および行方向総和読み出し回路56の出 力を一定期間加算して出力するものである。総和解析回 路113では列方向加算回路111および行方向加算回 路112からの出力により、それぞれの画素がある一定 期間内に何回制御信号を出力したかを推定し出力する。 【0029】総和解析回路113にで行う推定の難易を 決定する要因の一つにリセット信号の入力タイミングが ある。リセット信号の入力タイミングとしては例えば、 一定の周波数でパルス状のリセット信号を与える。この とき列方向加算回路では同一列に並ぶ画素のうち制御信 号を出力した画素の総和を1フレーム期間加算した値を 各列について得るものとし、行方向加算回路では同一行 に並ぶ画素のうち制御信号を出力した画素の総和を1フ レーム期間加算した値を各行について得るものとする。 総和解析回路ではこれらより各画素の制御信号の1フレ ーム期間内の出力回数を推定し1フレーム期間に一回出 力する。

【0030】また、別のリセット信号の入力タイミング としては例えば、1フレーム期間(1/30秒)のはじ めの1/120秒間においてはその期間の終わりに一度 だけリセットパルスを入力し、残りの3/120秒間に おいては一定の周波数でパルス状のリセット信号を与え る。このとき列方向加算回路では、同一列に並ぶ画素の うち制御信号を出力した画素の総和を、はじめの1/1 20秒間加算した値を各列について得てそれを出力し、 また、残りの3/120秒間加算した値を各列について 得てそれを出力する。行方向加算同路においても同様で ある。はじめの1/120秒間によって列方向加算同路 および行方向加算回路によって得られる値は、しきい値 レベルの4倍以上の画素信号を出力する画素の総和にな る。総和解析回路でははじめの1/120秒間の値を用 いてしきい値レベルの4倍以上かどうかを粗く推定した 後に、残りの3/120秒間の値を用いて詳しい推定を 行う。

[0031]次に計算機シミュレーションにより、本発明風体増除装置によって得られる光電変換特性を求めた。このとき、1フレーム期間のリセットバルスのバルス数NをN=100、しきい値QをQ=1とした。また、フォトダイオードの番積電荷が終和したさをの出力電圧を1として、そのときの入射光量を1とした。一例として入射光量100までを計算した。シミュレーション結果を図6に示す。入料分量が100倍のダイナミックレンジを実現していることがわかる。

【0032】以上説明してきた本発明固体撮像装置の構成例ではしきい値は動作中すべて固定で、好適にはフォトダイオードの機能者の体熱和時の出力電圧が振びませた。この形式では次に述べる不都合を生じる。すなわちフォトダイオードが誘れ状態の出力電圧を、1、リセットされたときの框圧を01ずる。こで研究「図12(a)に示すように、しきい値を1とし単位署積時間に10回のパルス状のリセット信号を加えるとする。このとき、単位蓄積時間に出力される制御信号を加まれている場合では、各画新において単位蓄積時間に出力される制御信号を加速を対すれば、各画新において単位蓄積時間に出力される制御信号を必要があるためであることができる。このときの被写体の明るさと格和回数との関係を図12

(b) に示す。フォトダイオードは明るさ1のときに単位蓄積時間に1回砲和するとしている。図12 (b) より、被写体の明るさが1から10まで変化するときに制御信号を加算して得られた炮和回数は1,2,3,5,10回ととびだじにか変化しないことがかみる。これはすなわちしきい値一定では、表現できる明るさの階調数が被写体の明るさの階調数に比べて少なくなることを象珠している。

[0033] 上述の問題を解決するには動作中しきい値 を可変とする以下に述べる構成が提案される。図13 (a) に示すように、単位蓄積時間に10回のパルス状 のリセット信号を加えるときに、1回目のパルスではし きい値を 1 / 10、2回目のパルスではしきい値を 2 / 10、以下同様に10回目では10/10となるように する。このとき、1回目のパルスで論理値「1」の制御 信号を出力した画素は、単位蓄積時間に 1 回以上飽和す る画素がすべて含まれることになる。また同じく、2回 目のバルスでは、単位蓄積時間に2回以上飽和する画素 がすべて含まれる。3回目のパルスでは、3回以上飽和 する画素と1回だけ飽和する画素の一部が含まれる。こ のように各パルスにおいて論理値「1」の制御信号を出 力する画素が、単位蓄積時間に何回あるいは何回以上飽 和するかはあらかじめ知ることができる。従って、各パ ルスにおける制御信号の出力の状態を統合することによ って、各画素の単位蓄積時間の飽和回数を求めることが できる。このようにして得られる被写体の明るさと飽和 回数との関係を図13(b)に示す。図13(b)よ り、被写体の明るさが1から10まで変化したときに飽 和回数も1回から10回まで明るさに合わせて変化する ことがみてとれる。

【0034】この方式を実現するための回路構成例を図 14に示す。図14において、画素10、画素アレイ、 垂直走査回路31、水平走査回路33、スイッチ回路3 2およびリセット信号走査回路34は図3の構成例と同 様である。1回目のリセットパルスが入力されたとき、 セレクターはメモリ1の入力へ切り替えられる。メモリ 1は1回目のリヤットパルスにおいて各画素が出力する 制御信号を論理値「0」または「1」として記憶する。 同様に、2回目のリセットパルスのときはセレクターは メモリ2の入力へ切り替えられ、10回目のときはメモ リ10の入力に切り替えられ、各メモリはその時に出力 される制御信号をすべての画素について記憶する。飽和 回数計算回路140では、メモリ1からメモリ10まで の内容を参照しながら、各画素が単位蓄積時間に何回飽 和したかを計算し出力する。画素信号構成回路40で は、単位蓄積時間の飽和回数と、単位蓄積時間の終わり に一度読み出されるフォトダイオードの出力電圧とから 画素信号を構成し出力する。

[0035] 以上いくつかの実施例により本発明を説明 してさたが、本発明はこれらに限定されることなく、特 許請求の範囲に規定された発明の要盲内で各種の変形、 変更の可能なことは当業者に自明であろう。 [0036]

【発明の効果】従来技術の光電変換部の出力電圧がしき い値を構切った回数から画素値を構成する手法では、明 るさの階調数と同等の数が計数可能な規模のカウンタが 必要であったが、本発明では、上述の条件においてカウ ンタ回路は0から100までを計数できればよいので7 ビットでよい。このとき明るさの階調数はフォトダイオ ドの出力電圧の読み出し時の分解能に依存しており、 高性能なA/Dコンバータを使用することにより、十分 な階調数を得ることができる。また、カウンタ回路は画 素アレイの外に配置しているので画素の開口率を大きく できると予測される。また、本発明では被写体が暗い場 合には制御信号のパルスは発生せず、従来のCMOS型 イメージセンサと同様にフォトダイオードの出力電圧を 読み出し、それを画素値とする。したがって感度は従来 型と同等となるので、前述の感度が低くなる欠点がな w.

【0037】本発明はリセットバルス数を一定とした場合、フォトダイオードの出力電圧の読み出し時刻の直前の制御がルスの発生時刻から出力電圧の読み出し時刻までの時間は、入射光量が変化すると変化する。このことは前記表 においては、上記ファトダイオードの出力電圧の読み出し時刻の直前の制御パルスの発生時刻から出力電圧の読み出し時刻で直前の制御パルスの発生時刻から出力電圧の読み出し時刻までの時間はaであり、入射光量が変化することは 木が変化することがあって、ノセットバルス数Nを一定としたとき、kの変化によって a が変

化することからもわかる。この動作だけを考慮すると、 本発明は前述の露光時間を入射光量によって変化させて 映像信号を広ダイナミックレンが化する手法と類似して いる。しかしながら、1画素の中にフォトダイオードを 1つしか配催しないので前述の画素の前口率の問題は起 こらない。

【図面の簡単な説明】

【図1】 本発明による一画素の一構成例を示す図であ

【図2】 本発明による画素の動作波形を示す図である。

【図3】 本発明による固体撮像装置の一構成例を示す 図である。

【図4】 本発明による画素信号構成回路の一構成例を 示す図である。 【図5】 本発明による固体操像装置第2の構成例を示

示す図である。 【図7】 従来の固体撮像装置一画素の一構成例を示す

図である。 【図8】 従来の固体撮像装置画素の動作波形を示す図

【図8】 従来の固体振像装置画案の動作波形を示す図である。 【図9】 従来の固体振像装置の動作原理の概念を示す

図である。 【図10】 従来の固体撮像装置の構成を示す図であ

【図10】 従来の固体撮像装置の構成を示す図である。

【図11】 本発明による固体撮像装置第3の構成例を 示す図である。

【図12】 しきい値一定時の本発明固体撮像装置の動作を説明するための図である。

【図13】 しきい値可変時の本発明固体撮像装置の動作を説明するための図である。

【図14】 しきい値可変時の本発明固体撮像装置の構成を示す図である。

【符号の説明】

10 画素

11 フォトダイオード

12 読み出しトランジスタ

13 比較回路

14 AND回路

15 リセットトランジスタ

16 垂直走査信号

17 出力電圧

18 しきい値 19 制御信号

20 リセット信号

2.1 被写体が明るい場合のデータ

2.2 披写体が暗い場合のデータ

30 本発明固体撮像装置

3 1 第1垂直走査回路

32 第1スイッチ回路

33 第1水平走査回路 34 第1リセット信号走査回路

35 カウンタ回路

36 第2垂直走查回路

37 第2スイッチ回路

38 第2水平走査回路 39 第2リセット信号走査回路

40 画素信号構成回路

4.1 係数計算同路

42 フオトダイオードの出力電圧 (v)

43 制御信号のパルス数 (n)

44 乗算回路

45 画素信号 (P=a・v)

51 垂直走査回路 52 スイッチ回路

53 水平走査回路

5 4 電圧・電流変換回路

5 5 列方向総和読み出し回路

56 行方向総和読み出し回路 57 総和解析回路

58 カウンタ回路アレイ

59 画素信号構成回路 71 フォトダイオード

72 しきい値

73 比較回路


7.4 パルス出力


75 リセットトランジスタ

111 列方向加算回路


112 行方向加算回路


113 総和解析回路







制御併号出力









# フロントページの続き

(72) 発明者 液部 俊久 東京都世田谷区站 1 丁目10番11号 日本放 送技術研究所内

(72)発明者 石黒 雄一

東京都世田谷区砧 1 丁目10番11号 日本放 送技術研究所内

Fターム(参考) 4M118 AA02 AB01 BA06 CA02 DD01 DD12

5C024 AA01 CA15 FA01 GA01 GA31 HA14 HA18 HA20